Технологии в электронной промышленности №3'2007

Оценка долговечности БИС по результатам ускоренных испытаний

Андрей Строгонов


В настоящее время для прогнозирования долговечности интегральных схем (ИС) остается практически единственный способ - проведение ускоренных испытаний ИС в условиях более высоких нагрузок. Процесс старения ускоряется, а деградация параметров происходит так же, как и в обычном режиме работы. Полученные результаты экстраполируют на нормальные условия эксплуатации. Это позволяет за относительно короткий срок изучить период «старения» ИС через взаимосвязь механизмов отказов с временем их проявления.


Известно, что повышение температуры и напряженности электрического поля ускоряет процесс старения ИС. Роль механизмов отказов в этом процессе различна. Многие из них, в том числе и деградационные, связаны с физико-химическими реакциями.

В 1889 г. Сванте Аррениус, Нобелевский лауреат в области химии, изучая влияние температур на скорость превращения сахарозы [2] вывел эмпирически уравнение зависимости интенсивности отказов от температуры. Оно приближенно описывает многие деградационные процессы и отказы ИС, в том числе ионный дрейф, диффузию примесей, образование интерметаллических соединений, ползучесть, кристаллографические микроперестроения конструкционных материалов; лучше обстоит дело с анализом появления отказов ИС при воздействии повышенной температуры, как в период приработки, так и в период старения.

Предположим, что параметр φ (только при критическом значении сказывается на характеристиках, определяемых путем электрических измерений) изменяется в соответствии с уравнением:

Значение этого параметра в момент отказа равно φF

А логарифм времени до отказа:

Данная формула и есть основная зависимость наработки на отказ от температуры, т. е. In t от 1/Т, где кажущаяся энергия активации равна Ea/n или в п раз меньше энергии активации истинного механизма, вызывающего изменение параметра.

Строгих математических уравнений, определяющих долговечность, не существует, но практически считается, что для ИС она обратно пропорциональна прикладываемому напряжению Vy(T)  (y (T) — фактор ускорения напряжением при температурной нагрузке Т, который для ИС изменяется в пределах от 1 до 4.5), плотности тока jα(T)(α(T) — фактор ускорения плотностью тока при Т, изменяется в диапазоне от 1 до 4) и обратному значению абсолютной температуры. Если применим традиционный подход к надежности ИС, обусловленный принятыми допущениями: выполнение закона Аррениуса (только учет температурной зависимости), постоянство частоты отказов во времени, применимость «кривой обучения», отражающей характер зависимости отказов от технологии [1], то:

где tF — среднее время наработки до отказа или медианный срок службы; t50% — время отказа 50% приборов в выборке; Еа— энергия активации; к— константа Больцмана; Т— абсолютная температура перехода.

Практика эксплуатации и опыт ускоренных испытаний показали, что зависимость долговечности от температуры описывается логарифмически нормальным распределением с возрастающей функцией интенсивности отказов. Оно также хорошо описывает отказы ИС, когда нагрузкой является повышенная влажность и повышенная напряженность электрического поля в оксиде [1].

Таким образом, для многих полупроводниковых приборов и ИС, долговечность которых определяется законом Аррениуса, справедливы следующие обобщения [1]:

1) для широкого диапазона температур долговечность описывается логарифмически нормальным распределением:

2) параметр масштаба σ (среднеквадратическое отклонение срока службы) есть константа и не зависит от нагрузки:

где t50% — время отказа 50% приборов в выборке или медианный срок службы; t16% — время отказа 16% приборов в выборке;

3) логарифм срока службы μ = t50% имеет нормальное распределение и является линейной функцией нагрузки: μ = α+βΤ-1 где α, β — параметры, характеризующие особенности ИС и зависящие от условий эксплуатации или режимов испытаний. Выполнение закона Аррениуса отвечает требованиям линейной экстраполяции результатов испытаний с области повышенных температур на нормальные условия функционирования ИС.

Опыт ускоренных испытаний ИС на долговечность показывает, что интенсивность отказов имеет бимодальный характер рис. 1 [ 1,3-6]. Первый пик в нижней левой части рис. 1 характеризует отказы аномальных ИС, т. е. имеющих скрытые дефекты, а второй — отказы основной части выборки. На рис. 2а показана типовая интенсивность отказов ИС, на рис. 26 — интенсивность отказов ИС фирмы Intel [3]. Из рис. 26 видно, что ИС со скрытыми дефектами не позволяют получить интенсивность отказов менее 100 ФИТ, характерной для основной части выборки [3]. При+50 °С среднее время безотказной работы нормальных ИС составляет 109 ч (> 114 000 лет), а для схем с дефектами не более 105 ч (11,4 лет).

Рис. 1. Типичное распределение интенсивности отказов биполярных ИС, состоящее из двух компонентов лог-нормального распределения: 1 — основное распределение; 2 — объединенное распределение; 3 — аномальное распределение

В случае комбинированных испытаний (одновременное воздействие повышенной температуры и напряжения смещения) интенсивность отказов аномальных ИС зависит только от температуры, в то время как поведение основной части выборки зависит и от первого, и от второго. В этом случае для определения может быть использована модель Эйринга [5, 6]:

где G, С, D — константы, подлежащие определению; V—напряжение смещения. Модель Эйринга показывает, что при Т = const уменьшение напряжения смещения приводит к повышению долговечности [6]. Время наработки на отказ в условиях пониженной нагрузки может в эксплуатационных режимах в несколько раз превышать установленный срок службы для ИС.

Рис. 2. Интенсивность отказов ИС: а) типовая зависимость интенсивности отказов ИС от времени; б) фирмы Intel по годам выпуска: 1 — основная часть выборки («здоровые»); 2 — аномальные ИС («больные»)

Интенсивность отказов λi (t) определяется по формуле [1]:

где Δni— число изделий, отказавших запромежуток времени Δti; ni— число изделий, отказавших к началу промежутка времени Δti; N— общее число изделий.

Единицей измерения интенсивности отказов λ является 1/ч. Для ее подсчета зарубежные изготовители обычно берут относительное число приборов, которые могут отказать в течение каждых 105 ч работы (т. е. процент на 1000 ч). Более предпочтительным является количество отказов на 109 ч (так называемый ФИТ), так как это позволяет более удобно и наглядно отразить сверхмалые интенсивности отказов БИС. Таким образом, 1 ФИТ=10–4%/1000 ч =10–91/ч.

Анализ интенсивности отказов современных БИС показывает, что она стремительно приближается к величине 1 ФИТ и менее. Например, Исследовательский комитет по полупроводниковой промышленности (Semiconductor Research Council) установил требование по надежности на 2001 г. на уровне 0,1 ФИТ [1].

Величиной сокращения долговечности за счет развития дефектов при повышении температуры от Т1 к Т2, служит коэффициент ускорения ВС [7, 8]:

где верхний индекс Т показывает влияние температуры; t1; t2 — среднее время наработки на отказ при температуре Т1; Т2 соответственно; Т1; Т2 — нормальная и повышенная температура соответственно; Еа— энергия активации для наблюдаемого процесса старения; Р1 Р2 — рассеиваемая мощность на переходе; (θ1 , θ2 — термический коэффициент сопротивления (ТКС) «переход-окружающая среда». ВС показывает экспоненциальную зависимость от температуры в диапазоне 0,3-1,3 эВ. Рис. 3 иллюстрирует эту зависимость [9].

Относительно небольшое изменение энергии активации процесса старения вызывает весьма существенное изменение коэффициента ускорения. ВС показывает экспоненциальную зависимость от температуры в диапазоне 0,3-1,3 эВ. Обычно фактор ускорения при температуре 55 °С принимается равным единице. Получаемые при 125 °С факторы ускорения изменяются от 1 до 104 в зависимости от изменения энергии активации [7]. Установлено: чем она меньше, тем незначительнее температурная зависимость процесса старения [8]. Например, при повышении температуры испытаний с Т0 = 40 °С до Т1 = 70 °С происходит смена доминирования между типами отказов. В режиме применения ИС (Т0 =40 °С) доминировал процесс с энергией активации Еа= 0,3 эВ, на долю которого приходилось 62% отказов. В форсированном режиме (Т1 = 70 °С) доминирующим оказался процесс с Еа= 1,0 эВ, дающий 70% отказов [8]. Если принять, что различные дефекты влияют приблизительно одинаково на изменение интенсивности отказов, то можно считать, что средняя энергия активации равна 0,4 эВ. Согласно правилу «10 градусов», скорость старения увеличивается вдвое при увеличении температуры на 10 °С (рис. 3). Этому закону нарастания скорости старения соответствует энергия активации в пределах 0,7-0,8 эВ. Именно эту величину 0,7 эВ фирма Analog Devices использует в расчетах интенсивности отказов [10]. Фирма Microchip в расчеты надежности закладывает величину 0,6-0,7 эВ [11].

Экспериментальные исследования показали, что в режиме эксплуатации для многих типов ИС не наблюдается корреляционная связь между интенсивностью отказов и температурой на p-n-переходе (рис. 4), т. е. нет экспоненциальной зависимости числа отказов от температуры [2]. В правильно сконструированной БИС температурные эффекты могут быть скомпенсированы, поэтому в диапазонах умеренных температур этот фактор можно исключить.

 

Рис. 3. Зависимость коэффициента ускорения К от температуры
Рис. 4. а) Поле корреляции между температурой ρ-η-перехода и интенсивностью отказов биполярных логических ИС при эксплуатации; 6) зависимость интенсивности отказов БИС фирмы ADI от температуры р-п-перехода при испытаниях

В производственной практике долговечность ИС определяют по результатам статической или динамической электротермотре-нировки (ЭТТ), позволяющей выявлять отказы ИС с разной энергией активации. Наибольшее распространение получили два варианта [1]:

  • предельные электрические нагрузки (обычно 20-30% от номинального напряжения питания Vcc) и предельная температура (125-150 °С), допущение корреляции результатов эксплуатации к температуре 55 °С, время испытаний не более 1000 ч (в зарубежной аббревиатуре HTOL — High Temperature Operating Life Test, метод 1005, 1006 no MIL-STD-883);
  • режим температур, физически допустимых конструкцией ИС (200-300 °С), продолжительностью 48-100 ч и более (максимально 1000 или 4000 ч), — высокотемпературное старение с подачей или без электрической нагрузки.

К первому варианту испытаний можно отнести все виды ЭТТ. Тренировка ускоряет старение ИС и предназначена для «выжигания» ранних отказов и повышения надежности партии оставшихся в ней ИС.

Специалисты фирмы Analog Devices считают, что 1000 ч испытаний в режиме 125 °С эквивалентно 10 годам при температуре 55 °С [10], а 160 ч в том же режиме — 9 годам при температуре 55 °С. Многие специалисты считают, что в первом случае испытания дают только информацию о доле бракованных ИС в партии.

Некоторые виды тренировок способны инициировать отказы износа. Динамическая ЭТТ пригодна для прогнозирования долговечности большинства ИС, связанной с такими отказами, с низкой энергией активации (порядка 0,03-0,4 эВ), в том числе для БИС и СБИС [1].

Испытания при температурах, физически допустимых конструкцией ИС (200-300 °С), будут инициировать отказы, связанные с высокой энергией активации. Высокотемпературное старение способно выявить в течение нескольких часов такие изменения в элементах конструкции схем, которые, в конечном счете, произошли бы в них при длительной работе (может быть, за несколько десятков лет) в нормальных условиях. При высоких температурах, близких к пороговым, можно наблюдать отказы уже через 48-100 ч испытаний, относительно редко проявляющиеся при умеренных температурах.

Первый вид испытаний регламентируется зарубежными справочниками типа MIL-HDBK-217 (американский военный справочник по предсказанию надежности электронного оборудования), используемыми ведущими фирмами-изготовителями БИС, такими как OKI, Atmel, ADI, Siemens, Microchip, Altera и др. [9-17]. Условия и режимы проведения ЭТТ для определения долговечности зарубежные фирмы устанавливают самостоятельно, однако в большинстве случаев они схожи с теми, которые указаны bMIL-HDBK-217.

Для КМОП БИС в расчеты закладывают два коэффициента ускорения: один, вызванный температурой К1у, второй — напряжением К° . В отечественных отраслевых методах расчетно-экспериментального прогнозирования надежности рекомендуется использовать коэффициент ускорения К для различных механизмов отказа [18].

Расчет средней оценки экспериментальной интенсивности отказов

В таблице 1 приведены результаты испытаний 600 КМОП ИС (динамическое ОЗУ емкостью 4М) фирмы OKI по методике HTOL (в соответствии с методикой EIAJ ED-4701/101, Japan Electronics and Information Technology Industries Association (JEITA Standard)). Коэффициент ускорения, вызванный температурой, составил Кту= 10,7 при энергии активации Еа = 0,35 эВ, при экстраполяции со 125 °С к 40 °С, коэффициент ускорения по напряжению — Кuу= 148 при изменении напряжения с 7 В до 5 В = 5). Главная цель этого эксперимента состояла в выявлении отказов, связанных с зависимым от времени пробоем под-затворного диэлектрика, о чем говорит высокий коэффициент ускорения по напряжению. Точечная оценка интенсивности отказов с учетом двух коэффициентов ускорения механизмов отказа [12]:

Таблица 1. Результаты испытаний ОЗУ (DRAM] емкостью 4М ИС фирмы OKI по методике HTOL

Для расчета интервальной оценки интенсивности отказов необходимо воспользоваться формулой:

где коэффициент KCL выбирается из табл. 2, в зависимости от числа отказов и уровня значимости (Confidence level). Данная таблица построена с учетом экспоненциального закона распределения вероятностей случайных величин. Таким образом, интервальная оценка интенсивности отказов, вычисленная с использованием данной формулы, справедлива для второго участка на ваннообразной кривой интенсивности отказов.

Вероятность безотказной работы P(t) с учетом экспоненциального закона распрецеления вероятностей отказа случайной величины равна:

где f0 = MTTF = l/λ. MTTF— среднее время наработки до первого отказа или ее математическое ожидание.

Расчет экспериментальной интенсивности отказов с использованием статистики хи-квадрат

Экспериментальную интенсивность отказов ИС ведущие фирмы-изготовители (например, Siemens AG, Analog Devices (ADI), Atmel, Xilinx, Altera, QuickLogic, Actel) рекомендуют оценивать по результатам ЭТТ (предпочтительно динамической) по формуле [9-11, 13-17]:

Пусть F — вероятность появления отказа, тогда Р = 1-F— вероятность безотказной работы. Распределение числа отказов случайной величины х подчинено закону Пуассона (встречается в задачах о повторении испытаний, в которых вероятность ожидаемого события мала):

При испытаниях две степени свободы m = 2 отвечают n = 0 наблюдавшихся отказов, при этом Р = 1, а распределение величины χ2/2 будет экспоненциальным. Каждый отказ генерирует дополнительно две степени свободы. По мере роста числа отказов кривая плотности χ22n+2 смещается вправо по оси χ2/2 (рис. 5). Соответственно, меняются квантили распределения и возрастает вероятность отказа (например, фирмы Atmel, ADI и QuickLogic в своих расчетах уровень значимости закладывают равным 60 и 90%).

Формула для расчета интенсивности отказов применяется только в том случае, если они вызваны одной причиной, иначе наблюдается сильное искажение результатов и справедлива, когда «ранние» отказы исключены отбраковочными испытаниями ИС. Таким образом, оценка интенсивности отказов БИС, полученная с использованием распределения χ2, пригодна только для периода нормальной работы ИС на кривой интенсивности отказов.

Таблица 3. Результаты испытаний КМОП ИС фирмы ADI
Таблица 4. Результаты испытаний КМОП ИС фирмы ADI

* 1 год равен 8760 ч.

Таблица 5. Результаты испытаний полупроводниковых изделий фирмы Microchip за 1998 г. с 60%-ным уровнем значимости (методика HTOL]
Таблица 6. Результаты испытаний радиационно-стойких КМОП ППВМ (RadHard FPGA) фирмы Actel
Таблица 7. Результаты испытаний семейства БИС pASIC фирмы QuickLogic с 60 %-ным уровнем значимости (методика HTOL, MIL-STD-883)
Таблица 8. Результаты испытаний ПЛИС фирмы Altera (методика HTOL, MIL-STD-883]

 

В таблице 3 приведены данные надежности КМОП ИС фирмы ADI — результаты ускоренных испытаний по методике HTOL [9]. Расчетные значения интенсивности отказов и среднего времени наработки на отказ для случая, когда за время испытаний отказов не зарегистрировано, с использованием статистики хи-квадрат приведены в таблице 4.

Рис. 5.Распределение величины χ2/2

В таблице 5 приведены результаты испытаний полупроводниковых изделий фирмы Microchip за 1998 год по методике HTOL с достоверностью 60%. Температура испытаний равнялась 125 °С. Экстраполируемая температура — 55 °С. Получаемый коэффициент ускорения — 78 при энергии активации 0,7 эВ и 42 при энергии активации 0,6 эВ [11].

В таблице 6 приведены результаты испытаний радиационно-стойких программируемых пользователем вентильных матриц (ППВМ, RadHard FPGA) по Antifuse-технологии (создание металлизированной перемычки при программировании) фирмы Actel [15].

В таблице 7 — результаты испытаний семейства pASIC (программируемые пользователем специализированные БИС) QuickLogic по методике HTOL (динамическая ЭТТ, максимальное напряжение питания Vcc, 168-1000 ч, температура испытаний 125 °С, энергия активации 0.7 эВ) с использованием Antifuse-технологии [16].

Таблица 8 показывает результаты испытаний ПЛИС фирмы Altera по методике HTOL (Vcc + 20%, 1000 ч, температура испытаний: минимальная — 125 °С, максимальная — 140 °С). По результатам тестирования среднее время наработки на отказ составляет для СБИС семейств FLEX приблизительно 5000 лет, а для семейств МАХ — 3000 лет, причем для последних почти половина отказов связана с потерей заряда в элементах памяти, в конфигурирующих электрически стираемых перепрограммируемых ПЗУ (ЭСППЗУ, EEPROM)-транзисторов [17].

Фирма Atmel приводит следующий пример расчета интенсивности отказов по методике HTOL: 125 °С, 1000 ч (1 отказ, размер выборки 500 ИС) при 60%-ном уровне значимости [131:

Таблица 9. Основные модели коэффициента ускорения при действии различных механизмов отказа

Расчет усредненной оценки интенсивности отказов с использованием коэффициентов

В общем случае интенсивность отказов может быть вычислена с использованием формулы [12]:

λ = λВπТπV,

где λΒ— базовая интенсивность отказов, полученная по результатам тестовых испытаний; πτ— температурный коэффициент; πu—коэффициент нагрузки по напряжению (табл. 9).

Таблица 10. Энергия активации в зависимости от действия различных механизмов отказа, эВ

В справочнике MIL-HDBK-217 при расчетах надежности количественное значение уровня ранних отказов моделируется с помощью коэффициента πQ, а прогнозирование долговечности в зависимости от изменения температуры осуществляется варьированием коэффициен-а πτ (уравнение Аррениуса) исходя из уравнения [21, 22]:

где πQ — коэффициент подготовки и качества процесса производства; С1иС2 — коэффициенты сложности элемента; πτ— коэффициент температуры кристалла и технологии; πγ — коэффициент нагрузки по напряжению для КМОП ИС; πρτ— коэффициент программирования памяти типа ОЗУ, ПЗУ; πL — коэффициент отработанности технологического процесса.

В каждом документе обозначены свои правила определения констант и температур переходов. Документ NTT procedure предусматривает один коэффициент ускорения для всех ИС, американский справочник MIL-HDBK 217 — 25 для разных технологий изготовления ИС, разделенных на 7 категорий. Документ CNET предусматривает разные коэффициенты ускорения для четырех типов технологий и задает две разные константы для герметичных и негерметичных изделий. Фирма Siemens использует одни и те же константы для всех ИС, за исключением перепрограммируемых интегральных запоминающих устройств. Все это приводит к тому, что температурные коэффициенты ускорения, вычисленные по разным методикам для одной и той же ИС, существенно разнятся [21,22].

В табл. 10 приведена энергия активации различных механизмов отказа, а в табл. 11-11а показаны виды и режимы испытаний на долговечность (квалификационные испытания на новые типы БИС, новый технологический процесс, новый корпус) используемые ведущими зарубежными фирмами. Наиболее отработанной в настоящее время является методика испытаний, предусмотренная стандартом США MIL-STD-883. Военный стандарт MIL-STD-883 стал основой для разработки большого числа программ обеспечения надежности БИС, изготовляемых различными фирмами США и других стран [21, 22].

Таблица 11. Виды и режимы испытаний на долговечность (квалификационные испытания БИС), используемые ведущими зарубежными фирмами

Таблица 11 (а). Виды и режимы испытаний на долговечность (квалификационные испытания БИС), используемые ведущими зарубежными фирмами

Выводы

Обобщая результаты ускоренных испытаний ИС на долговечность, можно сделать следующие выводы:

1. Уравнение Аррениуса является базовым для описания зависимости долговечности ИС от температуры. Отказы, возникающие в условиях повышенной нагрузки, обусловлены механизмами отказов, которые, как правило, не подчиняются зависимости Аррениуса и не проявляются в ИС, спроектированных с учетом надежности.

2. Ускоренные испытания показывают, что долговечность ИС носит бимодальный характер. Зависимость долговечности ИС от температуры хорошо описывается логарифмически нормальным распределением. Температура в сочетании с повышенным напряжением является универсальным воздействующим фактором, позволяющим выявлять механизмы отказов элементов конструкции БИС (кристалл - оксид -металл).

3.  В производственных условиях ведущие фирмы-изготовители интенсивность отказов для периода нормальной работы ИС на «ваннообразной» кривой интенсивности отказов оценивают по результатам квалификационных испытаний с использованием распределения хи-квадрат.

4. Ускоренные испытания позволяют с определенной достоверностью за относительно короткий срок испытаний оценить долговечность ИС, выражающуюся сотнями тысяч лет, т. е. позволяют изучить период «старения» ИС через взаимосвязь механизмов отказов с периодом времени их проявления.

Литература

  1. 1. Горлов М. И., Емельянов В. А., Строганов А. В. Геронтология кремниевых интегральных схем. М: Наука. 2004.
  2. Lall P. Tutorial: Temperature as an input to microelectronics-reliability models // IEEE Trans. Reliab. 1996. Vol. 45. N 1. P. 3-9.
  3. Seshan K., Timothy J., Kenneth J. The quality and reliability of Inters Quarter Micron Process // Intel Technology Journal. 2002. Vol. 6, issue 1, feb. 14.
  4. Morton S., Jonson Gordon M., Kirk Bruce P., Brauer Joseph B. Microcircuit accelerated tests // IEEE Transactions on Reliability. 1975. Vol. R-24. N 4. P. 238-250.
  5. Stojadinovic N. D. Failure physics of integrated circuits-a review // Microelectron. Reliab. 1983. Vol. 23. N 4. P. 609-707.
  6. Stojadinovic N. D., Ristic S. D. Failure physics of integrated circuits and relationship to reliability // Phys. Stat. Sol. (a). 1983. Vol. 75. P. 11-47.
  7. Wurnik F., Pelloth W. Zuver lassigkeit von integrierton schaltungenll nachrichtennische zeltschrift//1984.Vol.37.N U.S.710-712,714-716.
  8. Wurnik F., Pelltoth W. Functional Burn-In for integrated circuits // Microelectron. Reliab. 1990. Vol. 30. N 2. P. 265-274.
  9. ADI Reliability Handbook 2001. www.analog.com
  10. Analog devices. ADI Quality Systems // www.analog.com
  11. Microchip. 1998 Annual Reliability Report (compiled 7/99) // http://www.microchip.com
  12. OKI. Silicon Solution Company. Hand Book for Quality/Reliability. Issue: 2004. May 11.
  13. Atmel corporation. Quality & reliability handbook 2001-2002. Rev. 09/01// www.atmel.com
  14. Xilinx. The reliability data program. Expanded version. Oct.l. 2000. Cover PI 1.
  15. Actel Digital Library. Space FPGAs Product Brochure. Q3.2001// http://www.actel.com.
  16. QuickLogic Reliability Report. Q2. 2002. Rev. A.
  17. Altera Reliability Report 37. Q2. 2002.
  18. РД 11 0755-90. Микросхемы интегральные. Методы ускоренных испытаний на безотказность и долговечность. РНИИ «Электронстандарт». 1990.
  19. Гусев А., Лидский Э., Мироненко О. Малые выборки при оценке работоспособности и надежности электронных компонентов. Часть 1 // ChipNews. 2002. N 1. С. 52-26.
  20. Лидский Э., Мироненко О., Гусев А. Современный подход к оценке надежности изделий электронной техники // Компоненты и технология. 2000. № 3. С. 58-63.
  21. Bowles J. В. A survey of reliability prediction procedures for microelectronics devices // IEEE Trans. Reliab. 1992. Vol. 41. N 1. P. 2-12.
  22. Горлов M. И., Королев С Ю., Кулаков А. В., Строгонов А. В. Расчет надежности интегральных схем по конструктивно-технологическим данным. Воронеж: Изд-во Воронежского университета. 1996.
  23. Actel. Quality and Reliability Guide. Feb. 2001. www.actel.com.
  24. Lattice Semiconductor Corporation. Reliability and Quality Assurance. Feb. 2002.
  25. Wurnik I.M. Quality assurance system and reliability testing of LSI circuits // Microelectron. Reliab. 1983. Vol. 23. N 4. P. 709-715.

Другие статьи по этой теме


 
ПОДПИСКА НА НОВОСТИ

Оцените, пожалуйста, удобство и практичность (usability) сайта:
Хорошо
Нормально
Плохо