Встраиваемый JTAG-транслятор для тестирования печатных плат с помощью IP-блоков в FPGA

CoreCommander для FPGA, разработанный недавно компанией JTAG Technologies, базируется на VHDL-коде, который позволяет инженерам получить через стандартный JTAG-порт доступ к частным IP-блокам (например, DDR-контроллерам, Ethernet MAC, USB-контроллерам и т. п.) и использовать их для тестирования платы. CoreCommander FPGA — это решение, нацеленное прежде всего на разработчиков аппаратных средств и инженеров по тестированию.

В основе CoreCommander для FPGA лежит транслятор, требуемый для доступа к необходимым IP-блокам через распространенные шинные структуры, такие как Wishbone, AMBA, Avalon и CoreConnect. Этот транслятор представляет собой модуль VHDL, который может быть временно или перманентно запрограммирован в логический массив. Программный модуль-компоновщик, который входит в комплект, автоматически устанавливает связь транслятора с IP-блоками для построения полноценного проекта, загружаемого в FPGA.

Использовать функции CoreCommander можно как в интерактивном редакторе, так и в составе скриптовых процедур с использованием библиотек. Интерактивный режим, несомненно, привлечет внимание разработчиков аппаратных средств, позволяя им контролировать IP-блоки FPGA во время отладки. Второй режим более подходит для использования в производственном тестировании плат, например для тестирования линий связи на рабочей скорости.

Вместе с тестом межсоединений тест так называемых кластеров, окружающих компоненты с поддержкой периферийного сканирования, всегда представлял собой неотъемлемую часть технологии JTAG-тестирования. Однако динамические возможности регистра периферийного сканирования, который используется при тестировании связей ИМС, не всегда позволяют протестировать цепи кластеров на высоких рабочих частотах. При использовании периферийного сканирования тест памяти DDR, например, довольно статичен. Применение инструментов, встроенных в FPGA, позволит проводить полноценный тест устройств, работающих на высокой скорости.